Synchronous (or paralel) Counter

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Komponen

3. Dasar Teori

4. Cara Kerja

5. Bentuk Rangkaian

6. Video

7. Link Download

Synchronous (or paralel) Counter

1. Tujuan

      1. Merangkai dan Menguji operasi logika dari  counter syncronous.  

2.  Merangkai dan Menguji aplikasi dari sebuah Counter  

3.  Merangkai dan Menguji Shift Register dan Seven Segment  

[kembali]

2. Komponen
-power suplay


 sebagai sumber tegangaN

-SPDT

 sebagai input

-IC COUNTER

-DIODA

-PROBE
[kembali]

3. Dasar Teori
     Pada synchronous counter semua jalur input clock flip flop dihubungkan, sehingga setiap flip-flop mendapatkan pulsa clock secara bersamaan. Dengan konfigurasi menghubungkan semua input clock menjadi satu ini sychronous counter sering disebut dengan parallel counter. Konfigurasi parallel pada syncronous counter ini memberikan keuntungan pada synchronous counter yaitu tidak terjadinya penundaan waktu propagasi (propagation delay). Synchronous counter juga memanfaatkan kondisi togle dari sebuah flip flop, pada synchronous conter flip-flop pertama akan selalu togle kemudian flip-flop selanjutnya akan togle pada saat output Q flip-flop sebelumnya berlogika HIGH. Untuk mendapatkan kondisi seperti itu pada synchronous counter ditambahkan gerbang AND untuk membaca logika output flip-flop sebelumnya. Rangkaian dasar sebuh synchronous counter 4 bit dapat dilihat pada gambar berikut.

Rangkaian 4 Bit Synchronous Counter

Dari rangkaian synchronous counter diatas untuk mendapatkan kondisi togle dari logika HIGH pada output flip-flop sebelumnya dipasang AND gate seperti terlihat pada gambar diatas. Dengan pemasangan AND sperti pada gambar diatas maka :

• Flip-flop pertama akan togle setiap input clock diberikan.
•  Flip-flop kedua akan togle hanya pada saat output flip-flop pertama (Q0) dalam kondisi HIGH.
•  Flip-flop ketiga hanya akan togle apabila output flip-flop pertama (Q0) dan output fli-flop kedua (Q1) dalam kondisi HIGH. 
• Flip-flop keempat hanya akan togle pada saat output flip-flop pertama (Q0), output flip-flop kedua (Q1) dan output fli-flop ketiga (Q2) dalam kondisi HIGH.

  Timing Diagram Synchronous Counter
Output dari masing-masig flip-flop (Q0, Q1, Q2 dan Q3) menunjukan prose penghitungan (counter) naik dari setiap pemberian pulsa clock pada input rangkaian. Dengan output seperti ini maka rangkaian counter diatas dinamakan sebagai pengitung naik (Synchronous Up Counter).

[kembali]

4. Cara Kerja
Synchronus bynary counter adalah rangkaian dimana pencacahan bilangan biner dilakukan secara serempak dan singkron,tanpa menunggu sinyal masukan dari yang lain,sinyal pulsa dapat dikirimkan sekaligus melalui rangkaian paralel yang sudah ada pada IC. output pada rangkaian ini akan dihubungkan dengan probe yang akan menjadi parameter bit yang mana yang merupakan hasil dari output rangkaian, namun pada rangkaian kali ini kami memasang dioda terbalik tepat sebelum probe yang menyebabkan probe akan selalu mati bagaimana pun output dari IC counter, baik 1 atauun 0 output dari IC counter.hal ini disebabkan karena posisi dioda yang terbalik.
[kembali]

5. Bentuk Rangkaian

[kembali]

6. Video
[kembali]

7. Link Download
video [download]
HTML [download] 
Data Sheet [download] 
[kembali]